Basler Electric DECS-400 - Инструкция (Страница 207)

РАЗДЕЛ 9 • ПРОГРАММИРУЕМАЯ ЛОГИКА
СОДЕРЖАНИЕ
РАЗДЕЛ 9 • программируемая логика .................................................................................................... 9-1
введение ............................................................................................................................................... 9-1
ЛОГИЧЕСКИЕ СХЕМЫ ........................................................................................................................ 9-2
Логическая схема по-умолчанию .................................................................................................... 9-2
Предопределённые логические схемы .......................................................................................... 9-2
модификация логической схемы ...................................................................................................... 9-16
Открытия логической схемы “СВ с одним DECS-400 без PSS” для редактирования .............. 9-17
Удаление нужных логических связей ........................................................................................... 9-19
Создание новых логических связей .............................................................................................. 9-21
Проверка и завершение модификации логической схемы ......................................................... 9-23
Логика компаундирования машин при параллельном режиме ...................................................... 9-24
Логические определения ................................................................................................................... 9-27
Логические входа ............................................................................................................................ 9-27
Выхода ............................................................................................................................................. 9-30
Рисунки
Рисунок A-1. Конфигурация логического таймера ................................................................................ 9-1
Рисунок A-2. Логика по-умалчанию ........................................................................................................ 9-3
Рисунок A-3. СВ с одним DECS-400 с PSS (часть 1 из 3) .................................................................... 9-4
Рисунок A-4. СВ с одним DECS-400 с PSS (часть 2 из 3) .................................................................... 9-5
Рисунок A-5. СВ с одним DECS-400 с PSS (часть 3 из 3) .................................................................... 9-6
Рисунок A-6. СВ с одним DECS-400 без PSS (часть 1 из 3) ................................................................ 9-7
Рисунок A-7. СВ с одним DECS-400 без PSS (Часть 2 из 3) ................................................................ 9-8
Рисунок A-8. СВ с одним DECS-400 без PSS (Часть 3 из 3) ................................................................ 9-9
Рисунок A-9. СВ с двумя DECS-400 с PSS (Часть 1 из 3) .................................................................. 9-10
Рисунок A-10. СВ с двумя DECS-400 с PSS (Часть 2 из 3) ................................................................ 9-11
Рисунок A-11. СВ с двумя DECS-400 с PSS (Часть 3 из 3) ................................................................ 9-12
Рисунок A-12. СВ с двумя DECS-400 без PSS (Часть 1 из 3) ............................................................ 9-13
Рисунок A-13. СВ с двумя DECS-400 без PSS (Часть 2 из 3) ............................................................ 9-14
Рисунок A-14. СВ с двумя DECS-400 без PSS (Часть 3 из 3) ............................................................ 9-15
Рисунок A-15. Пример модификации логической схемы ................................................................... 9-16
Рисунок A-16. Окно открытия логической схемы по умолчанию ....................................................... 9-17
Рисунок A-17. Удаление слоя 1 входной буфер.Ограничитель В/Гц --> Или1.Вход4 ..................... 9-19
Рисунок A-18. Удаление слоя1 Входной буфер.Максимальный ток возбуждения ---> Или6.Вход3 .. 9-
20
Рисунок A-19. Удаление выходного буфера – Входной буфнр.Начальное возбуждение --->
Выходное реле 5 .................................................................................................................................... 9-20
Рисунок A-20. Добавление слой3 входной буфер.Ограничитель В/Гц ---> Слой3.Или1.Вход1 ..... 9-21
Рисунок A-21. Добавление слояr3 входной буфер.Макстмальный ток возбуждения --->
Слой3.Или1.Вход2 ................................................................................................................................. 9-22
Рисунок A-22. Добавление слоя4 - Слой3.Или1.Выход ---> Мульт1.Вход ........................................ 9-22
Рисунок A-23. Добавление выходного буфера – Слой4.Мульт1.Выход1 ---> Выходное реле5 ..... 9-23
Рисунок A-24. Добавление выходного буфера – Слой4.Мульт1.Выход2 ---> Выходное реле6 ..... 9-23
Рисунок A-25. Разъединение Слой 2 Mультиплексор 1, Выход 2 ..................................................... 9-24
Рисунок A-26. Входной буфер.Fixed Logic TRUE #10 ---> Выходной буфер.Параллель ................ 9-25
Рисунок A-27. Разъединение входа Компенсации .............................................................................. 9-26
Рисунок A-28. Слой2.Мульт1.Выход2 ---> Слой1.Мульт1.Вход ......................................................... 9-26
Таблицы
Таблица A-1. Функционал программируемой логики ........................................................................... 9-1
Таблица A-2. Модификация логической схемы “СВ с одним DECS-400 без PSS” .......................... 9-17
9369773990
Rev R1
DECS-400
Программируемая логика
i