Delta Electronics VFD-M - Инструкция (Страница 70)

Руководство по эксплуатации преобразователей VFD-M …………..………………………….…… стр. 70
3.4. CHK (проверка суммы)
ASCII режим:
LRC (продольная проверка избыточности) рассчитана в итоге, модуль 256, значение
байтов от ADR1 до последнего символа данных, тогда вычисление шестнадцатеричного
представления 2-ух дополнений отрицание суммы. Для примера, читая 1 слово с адреса
0401H преобразователя с адресом 01H.
STX ‘:’
ADR1 ‘0’
ADR0 ‘1’
CMD1 ‘0’
CMD0 ‘3’
‘0’
‘4’
‘0’ Стартовый
адрес
данных
‘1’
‘0’
‘0’
'0’
Число данных
‘1’
LRC CHK 1 ‘F’
LRC CHK 0 ‘6’
END1 CR
END0 LF
01H+03H+04H+01H+00H+01H=0AH,
2-ух дополнений отрицание 0AH есть
F6H.
RTU Режим:
ADR 01H
CMD 03H
Начальный адрес 21H
02H
Число данных 00Н
(Индекс слова) 02H
CRC CHK Low
6FH
CRC CHK High F7H
CRC (циклическая проверка по избыточности) рассчитанная следующими шагами:
Шаг 1 : Загрузка 16-bit регистра (называемого CRC регистром) с FFFFH;
Шаг 2: Исключающее ИЛИ первому 8-bit байту из командного сообщения с байтом
младшего порядка из 16-bit регистра CRC, помещение результата в CRC регистр.
Шаг 3: Сдвиг одного бита регистра CRC вправо с MSB нулевым заполнением.
Извлечение и исследование LSB.
Шаг 4: Если LSB CRC регистра равно 0, повторите шаг 3, в противном случае
исключающее ИЛИ CRC регистра с полиномиальным значением A001H.
Шаг 5: Повторяйте шаг 3 и 4, до тех пор, пока восемь сдвигов не будут выполнены.
Затем, полный 8-bit байт будет обработан.
Шаг 6: Повторите шаг со 2 по 5 для следующих 8-bit байтов из командного сообщения.